DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

3425167

Basic Patent (No, Kind, Date): JP 56070586 A2 810612 <No. of Patents: 001>

DISPLAY DEVICE (English)

Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD

Author (Inventor): TSUKAMOTO KATSUHIDE

IPC: \*G09F-009/30; G02F-001/133; G09F-009/00; H01J-017/48

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 56070586 A2 810612 JP 79147932 A 791114 (BASIC)

Priority Data (No,Kind,Date): JP 79147932 A 791114

?



# (19) 日本国特許庁 (JP)

①特許出願公開

# ◎公開特許公報 (A)

昭56—70586

Mint. Cl.3	•	識別記号	庁内整理番号		〇公
G 09 F 9	/30		7013—5C		70.0
G 02 F 1	/133		7348—2H		発
G 09 F 9	/00		7129—5C	<b>.</b> .:	審
H 01 J 17	/48		7520—5C	,	

3公開 昭和56年(1981)6月12日

発明の数 1 審査請求 未請求

(全 8 頁)

#### 60表示装置

创特

題 昭54-147932

20出

图 图54(1979)11月14日

**@発明者 塚本勝秀** 

門真市大字門真1006番地松下電 器產業株式会社內

⑪出 顧 人 松下電器産業株式会社 門真市大字門真1006番地

**②代 理 人 弁理士 中尾敏男** 外 1

外1名

明 細 福

### 1 、発明の名称

表示装置

#### 2、特許請求の範囲

- (1) トットマトリクス形の表示パネルを設け、該 表示パネルの駆動回路部を表示制御回路部から分 離し、かつ上記駆動回路部を、分割された辺の長 さの比が大きくかつ駆動出力端子の数がおよそ残 りの端子数に等しい集積回路素子テップによって 構成して該表示パネルに分散固着させたことを特 徴とする表示装置。
- (2) 駆動回路部の集積回路索子チップの辺の比が 3より大きいことを特徴とする特許請求の範囲第 1項配載の表示装置。
- (3) 駆動回路部の集積回路素子のチップの駆動出力端子の数 N か M / 2 ≤ N ≤ 1.3 M (M は駆動出力端子以外の端子の数)であることを特徴とする特許請求の範囲第1項記載の表示装置。
- (4) 駆動回路部の集積回路案子のチップ内に、表示用信号が入力されるシストレジスでよ、その内

容をラッチするラッチ回路と、その出力に応じて 駆動波形を発生する回路とを含むことを特徴とす る特許請求の範囲第1項記載の表示装置。

- (G) 駆動回路部の集積回路条子のチップがマレキシブルフィルム上に分散されて取り付けられ、 欧フレキシブルフィルムが表示パネルに固着されていることを特徴とする特許請求の範囲第1項記載の表示装置。
- (e) 駆動回路部の集積回路条子のチップがブリント基板上に分散されて取り付けられ、はブリント 基板が表示パネルに固着されていることを特徴と する特許請求の範囲第1項記載の表示装置。
- (7) 駆動回路部の集積回路素子のチップの1つが キャラクタゼネレータを含んでいることを特徴と する特許請求の範囲第1項,第2項,第3項また は第4項記載の表示装置。
- 3、発明の詳細な説明

本発明は、ドットマトリクス形の表示板を用いた表示装置に関し、特に小型で汎用性のある表示 装置を提供しようとするものである。

14開船 56- 70586(2)

表示板を設けた装置(以後表示システムと称す) は第1回のようを構成である。計算機部、あるい は、計測器等を示すブロック1からの信号は表示 制御部2に送られ、表示に必要な信号に変換され、 一時記憶装置3に蓄積されて、駆動波形発生回路 4を通して、表示部分6にデータを扱示する。

通常、表示制御部2は文字コードメモリ、キャ ラクタゼネレータ、タイミング発生回路等を含む、

数のシリアルデータが送り出された時に発生され、 表が部分の各桁に表示すべきデータを表示配億部 3が取り込む時刻を知らせる。なむ、行選択個号 33は行駆動回路(第3図の上側、水平方向の行 電視許を駆動する回路)に送られる。

第1図中の表示記憶部3は単なるシフトレジスタであり、表示データを記憶するだけである。タイミングの関係で表示データを記憶しておくホールド回路(ラッチ回路)を含むこともある。また、第1図中の駆動放形発生回路4は、対象となる表示部分いかんによって変るものである。上記シフトレジスタ・ラッチ回路・駆動放形発生回路は、第3図の下側基板42上の列電板44の1つ1つにそれぞれ対応して1つづつあり、入力されたシリアルデータ32に従って、各電低44に特定の信号波形を印加する。

以下、液晶表示板について述べる。その他の表示板においても、単に印加電圧の大きさ、信号放 形が変るだけである。

設品表示板の場合は、一般的に表示板は第3図

この記憶された信号はクロック30Kよりシリアルデータ32として送り出される。なおこのクロック30は次段の記憶部3Kシリアルデータ32を送り込むためのクロックパルスである。

ストロープ信号31は、表示部分の桁数に応じた

のようを構成である。透明な上下基板41,42の上にそれぞれ透明を行電電群43、列電極群44が設けられている。との上下基板41,42の間に放品(図示せず)が挟み込まれ、上下の電便間は6~12μmに保たれるのが普通である。周囲は液晶が流れ出さないように樹脂やガラスで對じられ、各電径43,44の端部が外部に露出される。通常との罵出した電極からリード線を引き出し、駆動国路に結線される。1文字を5(列)×7(行)のドットとして文字や数字を表示する場合は、でからのが32桁である場合は、でから引き出されるととになる。

従来の表示板を含む装置では、第1図の破線で 囲んだ部分、あるいは、一点傾線で囲んだ部分を LSIとし、表示パネルからリード線を多ピンパッケージを使ってLSIと結合するようにしてい た。ところが、多ピンパッケージでも40~60 ピンが限度であり、それ以上のリード線に対して は3つあるいは4つにLSIを分割し配線してい ( )

**排酬昭56-7058頁(3)** 

本発明は、上記問題を解決すべく考案されたも のである。

その目的は表示パネルの駆動回路部分を分離し、 これ等を更に最適に分割して多テップ化し、かつ テップの辺の長さの比が大きいテップとし更にパ ネルに固滑するようにすることにより経済的にも 目的を達っせられるものである。

第4図にその実施例を示す。第4図では、第3 図における下側感板のみが描いてあり、かつ列電 域は1本の線のみで示してある。回路との接続用 のパッド48には、例えば第2図のシリアルデー タ32、クロックバルス30、ストローブ信号31、 電源、駆動放形発生に必要な信号(後述)等が加 えられる。これ等の信号は、駆動回路方式により 異り、信号線47の数も当然異る。しかし本発明 を用いない場合に比べて低端にパネルから取り出 すりード級の数は少なく、表示桁数に依存しない。

304に取込むタイミングを与える信号である。 借付選択回路 505 はラッチ 304 の出力で信号 Va あるいは Vb を選択する。 Va, Vb は例えば 第10回 a, bのような信号である。 従って、出 力端子 1~10には例えば第5回 cのような波形 の電圧信号が得られ、10本の電極をそれぞれ駆 動できるようになっている。 図において Vav は平 均衡微電圧である。

第6図でにおいて、時刻T<sub>1</sub>,T<sub>3</sub>,T<sub>4</sub>では信号Vbを選択していて、時刻T<sub>2</sub>,T<sub>5</sub>では信号Vaを選択している。第6図において用いられた回路は全てよく知られたものである。第6図の例においては信号端子及び電源の端子が第6図のように外部で配額が交叉しないように作られている。即ち、このICチップ45を多数個配列する場合に第6図のように互いに交ることなく配額できるようにしてある。外部に多層配額が許される場合はVa,Vb,VDD,VSS,ST,D,CLの7本で足りる。

ことで重収なことは、出力関子数を創設しているととである。ICにおいてはポンディングのた

4 5 はデータ配像部と駆動液形発生回路を含む集 復回路累子(IC)のチップである。そのデータ 配像部はシフトレジスタとラッチ回路とからなる が、ラッチ回路を含またい場合もある。また駆動 放形発生回路は対象となる表示パネルにより異る が、液晶パネルの場合であれば第10図。のよう な被形を発生できるように構成される。このIC チップ 4 5 はパネルに直接取り付けられ、図には 示してないが、チップの上には保護用の樹脂が洗 された接固化される。

次化、第5図はICチップ45の内部の1例を示す。

I Cチップ46の本体301の上に液晶を駆動するのに必要な回路が載せられている。周辺の四角は入力信号用あるいは電源、あるいは出力信号用のパットである。 VDD とVSS は電源で、例えばそれぞれ・6Vとアースである。 S T はストローブ信号であり、データ入力端子 D から入ったシリアルデータがシフトレジスタ303内をクロックC L で送られている時に必要なデータをラッチ

めあるいはサージ耐圧のためにパッドの大きさは
120μ角以上の大きさが受求され、また、その
関係はパッドの大きさと同程度以上広げられてパッファ回路等が置かれるのが一般的である。 従って、1パッド当り300μの辺が必要とされる回路に必要とされる回路に必要とされる回路のシッチと同数の信号追択回路である。
それぞれの回路の幾何学的大きさは大きく見級ってルジスタで100μ×150μスタティックDフリップフロップの場合)、ラッチ回路である。

今表示駆動用出力端子 N 本、その他の電源端子 や信号端子 ( Va, Vb, V<sub>DD</sub>, V<sub>SS</sub>, S T , D , C L ) T 本 と する。 パッド だけを考えると、 パッ ド は 周 辺部 に 並 べ られるから 300×( N + T ) μ の 周 辺 の 長 さ が 必 領 で ある。 チップ を 正 方 形 と す る と 、 一 辺 T 5 × ( N + T ) μ の 長 さ が 必 役 で あ る。 チップ 面 積 t 5 · 6× (N+T) <sup>2</sup>×10<sup>3</sup>μ<sup>2</sup> で あ

特開昭56- 70586(4)

る。一方チップ面積とチップの製造歩留りとの間 には

Y=K, • -DA K<sub>1</sub>: 製造条件によって変る定 数

D : 単位面積当りの欠陥密度

A : チップ面積

なる関係がある。一般的に  $K_1 \simeq 0.8$  ,  $D \approx 0.05 m^{-2}$  で 夕り、 とれを図示すると第7の実験となる。 また  $K_1 \approx 1$  、  $D \approx 0.1 m^{-2}$  とすると点形のようになる。

出力端子数 6 0 を考えるとおよそ一辺 5.0mm、面 棟にして 2 5 mi必要であり、 第 7 図から歩留りは高 々 3 0 5 になる。

一方、この面積のチップの中に必要な回路面積は、 | Dフリップフロップ (O.1×O.15ml) + ラッチ (C.1×O.1 ml) + 信号選択回路 (O.06×O.0ml) | × N てあり必要な面積は 1・85mlである。パッド部分の面積は 1 2 0 μ×3 0 0 μ× (6 0 + 7) = 2・41 mlで合計 4 ml しか必要としない。残りの 2 1 ml は空白となり非常に効率(パ

13

A<sub>S</sub>=0.002 5mi, A<sub>P</sub>=0.03 6mi, L<sub>P</sub>=0.3 mm)。 Mについては第 5 図に見られるように、チップ外 で配線が交差しないようにまた信号線が 1 本増加 したと考えてM=1 5 とする。式 1 は

6.625×10<sup>-3</sup>N<sup>2</sup>+0.10526N+C.725625=O となり、この式はNのいかなる正の整数に対して も解がなく、即ちNがの以上であればある程空白 の部分が多くなる(パッキング率が悪くなる)と とを示している。パッキング率は悪くなることを 覚悟して、歩留りを605以上を考えると第7図 からチップ面積はおよそ6mlとなり、

 $|(4/4) \times (N+M)^2 = 5m^2$ 

からM=15の時 $N \approx 16$ となる。このようなテップ(6 mil)の場合は同一の大きさのウェハーから 良品が25 mil のものに比べておよそ10倍も取れることになる。今良品テップ数を $N_{\rm C}$ とし、歩智りを考慮すると

 $N_C = K_1 e^{-DA_{\bullet \pi \pi}^2 2} / A \times 0.8$  ..... (2)  $A = |(L_p/4) \times (N+M)|^2$  チップ面横  $\pi: 2 = 0.00$  ァキング率)の懸いICとなる。 従って表示板の駆動用ICとして望ましいのは

 $(A_D+A_L+A_8)\times N+A_P\times (N+M)$ 

=  $|(L_p/4) \times (N+M)|^2$  .....(1)

A<sub>D.</sub>: Dフリップフロップの面積

AL :ラッチの面積

Ag : 信号選択回路の面積

Ap':パッドと関り合うパッドとの空間を含め 大面積

N : 表示駆動用出力パッド数

M : 電源,入力信号等。表示駆動用出力以 外のパッド数

Lp: 1 つのパッドに必要なチップ周辺の长さ。

をNが満足する時である。なお式()には、配線 領域を含んでいないが、第5図、及びその説明か らわかるように、信号は一方向に流れる単純なも のであるからほとんど配線領域を必要としない。

今、仮りに前述の値をそれぞれの変数に代人して見る。( $A_D=0.015m_s$ ,  $A_L=0.01m_s$ ,

となる。最後の0.8 はウェハの周辺部を除くことを意味する。この値はナップ面積が大きい保護少するが今のところ一定とする。また1桁当りの電磁数を6本(6×7ドットの列電優の駆動のみ考える。今は第3図の上側の行電極については考えない。)とすると1つのパネルに必要なチップ数は(6N<sub>D</sub>/N)(N<sub>D</sub>:桁数)であるから1ウェハからできるパネル数Npは

Np= | K1e-DAox 12/A | XO.8/(6ND/N) ····(3) となる。今仮にM=15, K1=0.8, D=0.06m-2 ND=32, 1=38.1ml (3インチウェハ)とすると第8図のような結果を得る。機軸はチップの駅動用出力端子数、縦軸はパネル取数 Np である。図にはM=15,10,7をパラメータにして描いてある。図からわかるように駆動用出力端子の数 Nがそれ以外の端子数 Mがそれよりより少し小さい所で、パネルの取数が最大となる。このピーク値の80分のパネル取数を選んで図のように鍛み、Bで結んで針ましい Nの数を知ることができる。Nの下側の殴罪(B級)は Nmin ~ M/2であ

( )

· 特開昭56~ 70596(5)

15

り、上限(A線)はNmax~1.3Mとすることができる。(但しNmin Nmax は整数でM/2の破数は切り上げる)

以上の転果はチップの形状を正方形と仮定した 場合であるが、チップの形状が辺の長さの比にし て、1:3とするとチップ面積 Aは

A=(Lp/4×(N+M))<sup>2</sup>×3/4 ······(4) となる。式3と 4を用いて土記と同様に第9図を 得る。この場合も90多のパネル取数で限界とし 第8図と同様限界線A、Bを引くと図のようにな り Nmin ~ M/2 Nmax ~ 1.3 Mとなる。第8図 にかいても、第9図にかいてもMの小さい方では 最大パネル取数の90多で切るとNmax はもり少 し大きくなる。

今チップの辺の比をPとするとチップ面積は

A=|Lp×(N+M)|<sup>2</sup>×P/4(P+1)<sup>2</sup>・・・・(G)となる。 とのチップ面積を式(3)に代入すると、 これは P に関して単関増加関数になり、 P が大きい程、 ウエハからパネルの取り数は大きいことがわかる。 このことは前述したパッキング率の低さが

17

と、表示用の列電低に接続されるべき配線 6 2 からなる配動部分 6 7 がある。駆動部分 6 7 は第 1 図3 , 4 を含むものである。この駆動部分にはは駆動用 I C 6 3 が多数分散されて取り付けられていて、全体は表示ベネル( 6 口 , 6 1 )に固着されるように樹脂である。 I C テップは外部から保護されるように樹脂で固められる。また駆動部分 6 7 は自動組立機により連続して作られることが可能であり、表示所数に応じて切断して用いられることもできる。 この場合全ての I C テップ間の配線部分に、ベッドを数けておくと良い。

第12図は別の1例である。表示用基板で1の 上に表示用列電框で4と本発明である配動用IC を分散配置し、各ICチップを結合する信号線78 と外部から信号を与えるパットで5を作りつけた ブリント板で2が載せられている。各駆動用のI Cからの出力はブリント板を通して(例えばスル ーホール)表示用桁電値に接続される。

以上においては、液晶表示パネルを中心に説明 したが、本発明の甚素は他の表示パネル、例えば 優和されることを意味する。即ちチップの辺の比 を大きくすることが好ましい。

Pが3以上になるとテップが割れやすくなるがパネル取数からP>3が好ましい。

たお、第3図の行電框群43の駆動については、 第2図の行選択信号によって創御される多少共っ た回路になり、かつ本数も少いためICを作ると とにより、機能を果すことができるが、この場合 でも本発明を適用するとなお好まじい。

以上のように本発明は、表示システムにおいて、 表示制御回路部と駆動回路部とを切り厳し、かつ 駆動用 I C チップの辺の長さの比を大きく取り、 表示用出力端子数 N を M/2 S N S 1 .3 M ( M は 表示用出力端子以外の端子数 ) として、チップを 複数個に分割し、表示パネルに固着させるととで ある。

第11回は別の実施例である。基板60の上に作られた表示用の列電板61があり、また別に設けられたフレキンブルなフィルム66の上に配動用IC63、パット64に接続された信号級65

18

PL、プラズマ等に応用できるものである。

以上の実施例においては、ICテップの内容は シフトレジスタ、ラッチ、駆動波形発生回路に限 られたが、他の回路を含む場合でも同路が著るし く大きくならない限り本発明が適用できるもので ある。

説明中に述べられたがICチップは大部分の面板がパッドで占められ会白部分がかなりあり付加的な回路は入る会地がある。例えばキャラクタゼネレータを入れるととも可能である。この場合は、多数あるICチップの全てにキャラクタゼネレータを組み込むことは無駄であるから1つのみに組み込むは良く、5×7ドット表示では行電使用ICチップに組み込むことが得策である。

以上説明したように本発明を用いれば、炎示部分の取り扱いが容易となり(必要な信号線の数が 循端に被り)装置全体が小型になると共に炎示制 側部分が耐索化され(LSIのピン数が少くなり) 経済性に言んだ優れた表示なを待ることができる。

#### 4、図面の簡単な説明

19 .

**将開起56-70586(6)** 


シリアル変換器、44、43、48、61、74
…… 表示パネル電框、41、42 …… 基板、
46、64、75 ……パッド、47、65、
76 …… 信号線、45、63、73 …… 駅動
用IC、66 ……フレキシブル板、72 ……
ブリント板、301 …… ICチップ、302 ……
パッド、303 …… シフトレジスタ、
304 … ラッチ、305 …… 駆動被形発生

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


第1図は本発明の一実施例における表示接置を 用いた表示システムのファロック図図、第2図図図図である。 表示が御部の内容を示すプロックク図図の発明の内容を示すが解る図はを発明のでのの表示を図の一部の例は、第6図はそのICテップの必要を示すプロック図は、第6図はそのICテップにのが変更を示すができる。第10図を示すがと図れるである。第11回図を示すがと図がある。第11回図を示すがと図がある。第11回図にある。第11回図である。

1 ····· 計算機部あるいは計画器部、2 ····· 炎示制御部、3 ····· 一時記憶装置、4 ····· 駆 動放形発生回路、5 ····· 表示部分(表示パネル)、 2 4 ····· タイミング発生回路、2 5 ····· デー タセレクタ、2 6 ····・ データメモリ、2 7 ··· ・・・・ キャラクタゼネレータ、2 8 ····・ パラレル

**45** 1 82




56 2 図




# 3 f2

回路。




剪 4 函




排開昭56- 70596(7)

・ 第5 5 数 ・




第 6 图


( )




第 9 磁



第 7 图





第10 图



14開昭56- 70586(8)

第 1 1 図





# English Translation of JP56-70586

- (19) Japanese Patent Office (JP)
- (11) Publication Number: Sho 56-70586
- (43) Date of publication of application: June 12, 1981
- (12) Patent Laid-open Official Gazette (A) 5
  - (51) Int.Cl.<sup>3</sup>

G 09 F 9/30

G 02 F 1/133

G 09 G 9/00

H 01 J. 17/48 10

The Number of Invention: 1 (8 pages in total)

Request of Examination: not made

(54) Title of the Invention: DISPLAY DEVICE

(21) Application number: Sho 54-147932

(22) Date of filing: November 14, 1979 15

(71) Applicant: Matsushita Electric Industrial Co., Ltd.

1006, Oaza Kadoma, Kadoma City, Osaka, Japan

(72) Inventor: Katsuhide TSUKAMOTO

c/o Matsushita Electric Industrial Co., Ltd.

1006, Oaza Kadoma, Kadoma City, Osaka, Japan

(74) Representative: Patent attorney:

Toshio NAKAO (and another)

# Specification

20

25 1. Title of the Invention

## **DISPLAY DEVICE**

- 2. Scope of Claim
- 1) A display device characterized in that:
- a dot matrix type display panel is provided;
- 30 a driver circuit portion of the display panel is separated from a display control circuit portion;

10

20

30

the driver circuit portion is formed by an integrated circuit element chip of which ratio of length of the divided side is high and the number of driving output terminals is approximately equal to the number of the rest of terminals and then dispersed and fixed on the display panel.

- 2) The display device according to claim 1, characterized in that the ratio of length of the side of the integrated circuit element chip in the driver circuit portion is higher than 3.
- 3) The display device according to claim 1, characterized in that a number N of driving output terminal of the integrated circuit element chip in the driver circuit portion is  $M/2 \le N \le 1.3M$ (M is the number of terminals other than the driving output terminals).
- 4) The display device according to claim 1, characterized by comprising in the integrated circuit element chip in the driver circuit portion:
- a shift register which is inputted with a display signal;
- a latch circuit which latches the signal; and
- a circuit which generates a drive waveform according to the output.
- 5) The display device according to claim 1, characterized in that:
- the integrated circuit element chip in the driver circuit portion is dispersed and mounted on a 15 flexible film; and
  - the flexible film is fixed on the display panel.
  - 6) The display device according to claim 1, characterized in that:
  - the integrated circuit element chip in the driver circuit portion is dispersed and mounted on a printed substrate; and
  - the printed substrate is fixed on the display panel.
  - 7) The display device according to claim 1, 2, 3, or 4, characterized in that one integrated circuit element chip in the driver circuit portion comprises a character generator.

#### 3. Detailed Description of the Invention 25

The present invention relates to a display device using a dot matrix type display panel and in particular, provides a compact and multipurpose display device in particular.

A dynamic drive or a dot matrix drive has been known well as a driving method of a display panel conventionally. A structure of the display panel is somewhat different depending on a display element such as an EL panel, a plasma display panel, a liquid crystal panel and the

10

15

20

25

30

like, although it is basically equivalent. That is, row electrodes which are parallel to each other provided in a parallel direction and column electrodes which are parallel to each other provided in a vertical direction face each other, and a display element (EL light emitter, light emitting gas, liquid crystal and the like) is sandwiched therebetween. The row electrodes are scanned per one line by a pulse and a column electrode which crosses this row is supplied with a display signal in synchronization with a scan pulse, then text, a number and the like are displayed by turning on and off intersections between the row electrodes and the column electrodes.

FIG. 1 shows a configuration of a device provided with a display board (hereinafter referred to as a display system). A signal from a block 1 showing a calculator portion or a counter portion and the like is transferred to a display control portion 2, converted to a signal required for a display, accumulated in a temporary memory device 3, and then data is displayed on a display portion 5 through a drive waveform generating circuit 4.

In general, the display control portion 2 includes a text code memory, a character generator, a timing generating circuit and the like, for example, as shown in FIG. 2. Here, display text data 21 are controlled by a write control signal 23 in accordance with a display position determining signal 22 and written to a determined position in a data memory 26. When there is no write control signal, a data selector 25 controls and the data memory 26 is read out by the timing generating circuit 24 sequentially and transferred to a character generator 27. Text is selected by a signal from the data memory 26, data of the row in display text is inputted to a parallel-serial signal converter 28 by a row selecting signal 33 from the timing generating circuit 24, thereby transferred to a display memory portion 3 as a serial signal. A latch signal 29 is a signal which stores parallel outputs from the character generator all at once.

The stored signals are transferred by a clock 30 as serial data 32. Note that the clock 30 is a clock pulse for transferring the serial data 32 to the memory portion 3 of a subsequent stage.

A strobe signal 31 is generated when serial data corresponding to the digit number of a display portion are transferred and determines the timing at which the display memory portion 3 takes in data to be displayed in each digit of the display portion. Note that the row selecting signal 33 is transferred to a row driver circuit (a circuit which drives row electrodes in a parallel direction on a top side of FIG. 3).

10

15

20

25

30

The display memory portion 3 in FIG. 1 is simply a shift register which stores display data. In some cases, the display memory portion 3 includes a hold circuit (latch circuit) which stores display data in consideration of timing. Moreover, the drive waveform generating circuit 4 in FIG. 1 changes depending on a display portion. The shift register, the latch circuit, and the drive waveform generating circuit are provided one each corresponding to each of column electrodes 44 on a bottom substrate 42 in FIG. 3 and apply a specific signal waveform to each of the electrodes 44 in accordance with the serial data 32.

Hereinafter description is made on a liquid crystal display board. Other display boards are applicable by simply changing a level of voltage applied and a waveform.

In the case of a liquid crystal display board, a display board generally has a structure as shown in FIG. 3. Transparent row electrodes 43 and the column electrodes 44 are provided on a top and bottom transparent substrates 41 and 42 respectively. These top and bottom substrates 41 and 42 sandwich liquid crystal (not shown) and a space between the top and bottom electrodes is typically maintained 6 to 12  $\mu$ m. The periphery is sealed by resin and glass so that the liquid crystal does not flow out and edges of the electrodes 43 and 44 are externally exposed. A lead wiring is typically lead out from this exposed electrode and connected to a driver circuit. In the case of displaying text and a number as 5 (columns) × 7 (rows) dots per one letter, with 32 digits in a lateral direction,  $7 + (5 \times 32) = 167$  lines of lead lines are lead out from the panel.

In a conventional device comprising a display board, a portion surrounded by a dashed line or a portion surrounded by a chain line in FIG. 1 is formed by an LSI to which a lead wiring is connected from a display panel by using a package having a number of pins. However, even the package having a number of pins can have 40 to 60 pins at most, therefore, an LSI is divided into three or four in order to connect to more lead wirings. Accordingly, the LSI requires a large wiring region on a printed substrate and a connection with a display board is complicated because of too many signal lines.

The invention is made in order to solve the aforementioned problems.

An object of the invention is to divide a driver circuit portion of a display panel, make multiple chips by further dividing this and the like optimally so that a ratio of length of sides of a chip becomes high, and fix the chips on a panel, thereby an object is also achieved economically.

FIG. 4 shows an embodiment thereof. In FIG. 4, the bottom substrate in FIG. 3 only is

10

15

20

25

30

shown, of which column electrode is shown by only one line. For example, the serial data 32, the clock pulse 30, the strobe signal 31 in FIG. 2, a power source, a signal required to generate a drive waveform (described later) and the like are applied to pads 46 for connecting to a circuit. Such signals as well as the number of signal lines 47 are different depending on a driver circuit method. However, the number of lead wirings taken out from the panel is smaller than the case without using the invention independent of a display digit number. Reference numeral 45 denotes a integrated circuit element (IC) chip including a data memory portion and a drive waveform generating circuit. The data memory portion is formed by a shift register and a latch circuit, however, the latch circuit is not included in some cases. Further, the drive waveform generating circuit is different depending on a display panel. In the case of a liquid crystal panel, the drive waveform generating circuit is configured so that a waveform as shown in FIG. 10c can be generated. The IC chip 45 is directly mounted on a panel and protective resin is poured over the chip and solidified, although not shown.

Next, FIG. 5 shows an internal portion of the IC chip 45 as an example.

Circuits required for driving liquid crystal are mounted on a main body 301 of the IC chip 45. Four corners in the periphery thereof are provided with pads for inputted signals, a power source, or outputted signals. V<sub>DD</sub> and V<sub>SS</sub> are power sources which are, for example, +5 V and an earth respectively. ST denotes a strobe signal which gives a timing to take required data in a latch 304 when the serial data inputted from a data input terminal D is transferred in a shift register 303 in accordance with a clock signal CL. A signal selecting circuit 305 selects a signal Va or Vb according to an output of the latch 304. Va and Vb are such signals as a and b in FIG 10. Accordingly, voltage signals having a waveform as shown in FIG 5c can be obtained at output terminals 1 to 10 so that each of ten electrodes can be driven respectively. In the drawing, Vav is a mean direct voltage.

In FIG. 5c, in times T<sub>1</sub>, T<sub>3</sub>, and T<sub>4</sub>, the signal Vb is selected while the signal Va is selected in times T<sub>2</sub> and T<sub>5</sub>. The circuits used in FIG 5 are all well known circuits. In an example of FIG. 5, a signal terminal and a power source terminal are designed so as not to cross each other as shown in FIG. 6. That is, in the case of arranging a number of IC chips 45, wirings do not cross each other as shown in FIG. 6. In the case where a multiple wirings are allowed externally, seven wirings for Va, Vb, VDD, VSS, ST, D, and CL are sufficient.

10

15

20

25

30

What is important here is that the number of output terminals is limited. In an IC, size of a pad is required to be 120  $\mu$  or more on a side for bonding or withstanding surge voltage. Also, it is general that a space approximately the same as the size of a pad or more is taken for a buffer to be disposed. Therefore, it is considered that 300  $\mu$  or more on one side is required per one pad. On the other hand, circuits required for a driver circuit are a shift register having the same number of stages, the same number of latches, and the same number of signal selecting circuits as the number N of driving electrode. A geometrical size of each circuit is generally  $100~\mu \times 150~\mu$  for a shift register (in the case of a static D flip-flop),  $100~\mu \times 100~\mu$  for a latch circuit,  $50 \mu \times 50 \mu$  for a signal selecting circuit.

Here, output terminals for display drive are provided N and other power source terminals and signal terminals (Va, Vb, VDD, VSS, ST, D, and CL) are provided seven. When a pad only is considered, 300  $\times$  (N + 7)  $\mu$  is required for the length of periphery since pads are arranged in a periphery portion. Provided that a chip has a square shape,  $75 \times (N + 7) \mu$  is required on one side. A chip area is  $5.6 \times (N + 7)^2 \times 10^3 \mu^2$ . On the other hand, there is a following relation between the chip area and a production yield of a chip.

$$Y = K_1 e^{-DA}$$

K<sub>1</sub>: a constant number which changes depending on a production condition.

D: defect density per unit area

A: chip area

Generally,  $K_1$  0.8 and D 0.05 mm<sup>-2</sup> are satisfied, which are shown in a line in FIG. 7. whereas a broken line corresponds to the case where K<sub>1</sub> ~ 1 and D ~ 0.1 mm<sup>-2</sup> are satisfied.

In the case where the number of the output terminals is 60, 5.0 mm on one side, that is an area of 25 mm<sup>2</sup> is required. An yield of 30 % at most is obtained in FIG. 7.

On the other hand, a circuit area required in a chip of this area are  $\{a \ D \ flip-flop \ (0.1 \times 10^{-4})\}$  $0.15 \text{ mm}^2$ ) + a latch  $(0.1 \times 0.1 \text{ mm}^2)$  + a signal selecting circuit  $(0.05 \times 0.0 \text{ mm}^2)$ } × N, that is an area of 1.65 mm<sup>2</sup>. An area of a pad portion is 120  $\mu \times 300 \ \mu \times (60 + 7) = 2.41 \ \text{mm}^2$ . Therefore, total of only 4 mm<sup>2</sup> is required. The rest of 21 mm<sup>2</sup> is vacant, which results in quite an inefficient (packing rate) IC.

Therefore, a driving IC of a display board is desirable when N satisfies the following

formula.

5

10

15

20

25

30

$$(A_D + A_L + A_S) \times N + A_P \times (N + M) = \{(L_P / 4) \times (N + M)\}^2 \dots (1)$$

AD: area of D flip-flop

At : area of latch

As: area of a signal selecting circuit

Ap: area including a pad and a space between adjacent pads

N: the number of output pads for display drive

M: the number of pads for a power source, an input signal and the like besides an output pad for display drive

L<sub>P</sub>: length of a periphery of a chip required for one pad

Note that the formula (1) does not include a wiring region, however, a signal simply flows in one direction, therefore, a wiring region is not required almost at all as is clear from FIG. 5 and the description thereof.

Now, the aforementioned values are substituted by variables respectively  $(A_D = 0.015)$  $mm^2$ ,  $A_L = 0.01 \text{ mm}^2$ ,  $A_S = 0.0025 \text{ mm}^2$ ,  $A_P = 0.036 \text{ mm}^2$ , and  $L_P = 0.3 \text{ mm}$ ). As for M, M =15 is set, assuming that wirings do not cross each other outside the chip and one signal line is added as shown in FIG. 5. The formula 1 is obtained as follows.

$$5.625 \times 10^{-3}$$
N<sup>2</sup> + 0.10525N + 0.725625 = 0

This formula does not generate a solution with any of positive integer, that is, as N becomes larger than 0, a vacant space increases. (a packing rate becomes low). To obtain 60 % or more of yield, knowing that the packing rate becomes low, a chip area becomes approximately 5 mm<sup>2</sup> from FIG. 7.

$$\{(4/4) \times (N+M)^2 = 5 \text{ mm}^2$$

Therefore, when M = 15 is satisfied, N = 15 is satisfied. In the case of such a chip (5 mm<sup>2</sup>), a non-defective chip can be produced 10 times as many as compared to a chip of 25 mm<sup>2</sup> in size from a wafer of the same size. Now, a yield is considered with the number of non-defective chips as N<sub>C</sub>.

$$N_C = K_1 e^{-DA} \cdot pr^{2} / A \times 0.8 \dots (2)$$

$$A = \{(L_P/4) \times (N + M)\}^2 \quad \text{chip area}$$

10

15

20

25

30

#### r: radius of a wafer

The number 0.8 implies that a periphery portion of the wafer is excluded. This value decreases as the chip area increases, although it is constant here. The number of electrodes per digit is assumed to be five (drive of column electrodes of  $5 \times 7$  dots only is considered. Here, row electrodes on the top side in FIG 3 are not considered). Then, the number of chips required for one panel is (5N<sub>D</sub>/N) (N<sub>D</sub>: digit number), therefore, the number of panels N<sub>P</sub> made from one wafer is as follows.

$$N_P = \{K_1 e^{-DA} \cdot pr^2/A\} \times 0.8/(5N_D/N) \dots (3)$$

Now, provided that M = 15,  $K_1 = 0.8$ ,  $D = 0.05 \text{ mm}^{-2}$ ,  $N_D = 32$ , and  $r = 38.1 \text{ mm}^2$ (3-inch wafer) are satisfied, a result as shown in FIG. 8 is obtained. An abscissa indicates the number of driving output terminals of a chip while an ordinate indicates the number of panels N<sub>P</sub>. FIG. 8 is drawn as parameter of M = 15, 10, and 7. As seen, the number of panels becomes the largest when the number N of driving output terminals is equal to or a little smaller than the number of other terminals M. A preferable number of N can be obtained by selecting 90 % of the number of panels at the peaks and connecting them by lines A and B as shown in FIG. 8. A bottom limit of N (line B) is Nmin to M/2 while a top limit (line A) is Nmax to 1.3 M. (However, Nmin and Nmax are integers and a fraction of M/2 is round out.)

The aforementioned result corresponds to the case where a chip has a square shape. the case where a ratio of sides of a chip is 1:3, a chip area A is as follows.

$$A = \{L_P/4 \times (N + M)\}^2 \times 3/4 \dots (4)$$

FIG. 9 is obtained similarly by using the formulas 3 and 4. In this case also, by providing limit lines A and B similarly to FIG. 8 as 90 % set as a limit of the number of panels, FIG. 9 can be obtained. Thus, Nmin M/2 and Nmax 1.3 M are satisfied. In both FIGS. 8 and 9, Nmax becomes a little larger with 90 % of the maximum number of panels as a limit in the case where M is small.

Provided that a ratio of sides of a chip is P, a chip area is as follows.

$$A = \{L_P \times (N + M)\}^2 \times P/4 (P + 1)^2 \dots (5)$$

When this chip area is substituted in the formula (2), a monotone increasing function is obtained relative to P. Thus, the number of panels taken from a wafer is larger as P is larger. This means that the aforementioned low packing rate is alleviated. That is, it is preferable that

10

15

20

25

30

the ratio of sides of a chip be high.

When P becomes 3 or more, a chip becomes easily broken, however, P > 3 is preferable in consideration of the number of panels.

Note that in driving the row electrodes 43 in FIG. 3, a somewhat different circuit controlled by a row selecting signal in FIG 2 is obtained, and the number of lines is small. Therefore, a function can be satisfied by providing an IC, however, applying the invention is more preferable in this case also.

As described above, according to the invention, a display control circuit portion and a driver circuit portion are separated in a display system. Moreover, a ratio of length of sides of a driving IC chip is made large and the number of output terminals for display N is M / 2  $\leq$  N  $\leq$ 1.3 M (M is the number of terminals other than the output terminals for display), thus a the chip is divided into a plurality and fixed on a display panel.

FIG. 11 shows another embodiment. There is a column electrode 61 for display formed on a substrate 60. A driving IC 63, a signal line 65 connected to pads 64, and a driver portion 67 formed of wirings 62 to be connected to the column electrodes for display are provided on a flexible film 66 provided separately. The driver portion 67 includes 3 and 4 in FIG. 1. A number of the driver ICs 63 are dispersed and mounted in this driver portion which is fixed to a display panel (60 and 61). The IC chip is solidified by resin to be protected from outside. The driver portion 67 can be continuously formed by an auto-assembly machine and can be used by cutting according to a display digit number. In this case, it is preferable to provide pads in a wiring portions between all the IC chips.

FIG. 12 shows another example. Column electrodes 74 for display and a driving IC are dispersed and provided, and a printed substrate 72 on which signal lines 76 which connect each IC chip and pads 75 for supplying signals from outside are formed is mounted on a substrate 71 for display. An output from each driving IC is connected to a digit electrode for display through the printed substrate (for example, a through-hole).

Heretofore a liquid crystal display panel is mainly described, however, the element of the invention can be applied to other display panels such as an EL and plasma.

In the aforementioned embodiments, contents of the IC chip are limited to a shift register, a latch, and a drive waveform generating circuit, however, the invention can also be

10

15

20

25

30

applied to the case where other circuits are included as long as a circuit does not become extremely large.

Although already described above, an IC chip is largely occupied by pads, thus there is a vacant portion for providing additional circuits. For example, a character generator can be provided as well. In this case, as it is wasteful to incorporate a character generator in all of the IC chips, a character generator may be incorporated to only one IC chip. It is preferable to incorporate in an IC chip for row electrodes in the case of  $5 \times 7$  dots display.

As described above, according to the invention, a display portion can be treated easily (the number of required signal lines is extremely decreased) and a device as a whole becomes compact as well as a display control portion is simplified (the number of pins in LSI becomes small), thus a display board superior in economical efficiency can be obtained.

# 4. Brief Description of the Drawings

FIG. 1 is a block diagram of a display system using a display device according to one embodiment of the invention. FIG 2 is a block diagram showing contents of a display control portion thereof. FIG. 3 is a perspective view of the display panel. FIG. 4 is a perspective view of a portion of the display device of one embodiment of the invention. FIG. 5 is a plan view showing contents of an IC chip thereof. FIG 6 is a block diagram showing connections between the IC chips. FIG. 7 is a characteristic diagram showing a yield rate of the IC chip. FIG. 8 is a characteristic diagram showing the number of square panels taken from a 3-inch wafer. FIG. 10 is a waveform diagram showing a signal waveform and a drive waveform. FIG. 11 is a block diagram showing another embodiment of the invention. FIG. 12 is a block diagram showing another embodiment of the invention.

1.....a calculator portion or a counter portion, 2..... a display control portion, 3..... a temporary memory device, 4..... a drive waveform generating circuit, 5..... a display portion (a display panel), 24..... a timing generating circuit, 25..... a data selector, 26..... a data memory, 27..... a character generator, 28..... a parallel-serial converter, 44, 43, 48, 61, and 74..... display panel electrodes, 41 and 42.... substrates, 46, 64, and 75..... pads, 47, 65, and 76..... signal lines, 45, 63, and 73..... driving ICs, 66..... a flexible substrate, 72..... a printed substrate, 301..... an IC chip, 302..... a pad, 303..... a shift register, 304..... a latch, 305..... a drive waveform generating circuit

Representative: Patent attorney: Toshio NAKAO and another